| 図表11 |
FinFETのゲート電極形成までのプロセス概要（TSMCの特許出願JP2015159339Aの図を元に作成） |
| 図表12 |
プラズマCVDとPVDの概要 |
| 図表13 |
CMP装置の概要（AMATの特許JP6924327B2の図に追記して作成） |
| 図表14 |
プラズマを利用したFinFETへのイオン注入工程の概要（AMATの資料に追記して作成） |
| 図表15 |
チップ内部の断面拡大写真と、各部の説明（写真はインテルのプレゼン資料より抜粋） |
| 図表16 |
銅配線の多層レイヤーを形成するプロセスの概要（TSMCの特許US8975749B2の図に追記して作成） |
| 図表17 |
ASMLの露光プロセス進化の概要（詳細は後述） |
| 図表18 |
露光プロセスの概要（光照射された赤の領域が、後のエッチング工程で除去される） |
| 図表19 |
ArF液浸技術の概要（実際の構造より簡略化して作成） |
| 図表20 |
EUV露光システムの概要（ASMLのHPを参考に自作） |
| 図表21 |
製品・サービスカテゴリー毎のASMLの売上（ASML 2021 Annual Reportのデータを元に作成） |
| 図表22 |
ASMLが出願する特許のCPCトップ５（分析ツール：LENS.ORG、出願日：2000-01-01～2022-11-20） |
| 図表23 |
ASMLの液浸露光関連のCPC（G03F7/70633）の出願件数の推移（分析ツール：LNS.ORG） |
| 図表24 |
カールツァイスのEUV露光用光学系の出願（Google Patentsより） |
| 図表25 |
露光前後の工程の概要（ラムリサーチの特許出願JP2021523403Aの図に追記して作成） |
| 図表26 |
露光技術とレジスト材料の変遷（JSRの投資家向けプレゼン資料より） |
| 図表27 |
EUV露光技術に関連した企業リスト |
| 図表28 |
半導体ビジネスの業態と代表的な企業の概要 |
| 図表29 |
TSMCの製品カテゴリーごとの売上（同社のAnnual Report 2021を元に作成） |
| 図表30 |
TSMCの地域ごとの売上（同社のAnnual Report 2021を元に作成） |
| 図表31 |
TSMCの製品に占める、半導体パターンの解像度の内訳（同社のAnnual Report 2021を元に作成） |
| 図表32 |
TSMCが提供する開発支援サービスの概要 |
| 図表33 |
TSMCが出願する特許のCPCトップ５（分析ツール：LENS.ORG、出願日：2000-01-01～2022-11-20） |
| 図表34 |
グローバルファウンドリーズの特許出願件数（LENS.ORGにより分析） |
| 図表35 |
FinFETとGAAの構造の比較 |
| 図表36 |
GAA製造プロセスの概要1（US10510871B1の図に追記して作成） |
| 図表37 |
GAA製造プロセスの概要2 |
| 図表38 |
ラムリサーチが開発する側面方向のエッチング技術（同社ブログの図に追記して作成） |
| 図表39 |
GAA製造プロセスの概要3 |
| 図表40 |
原子層堆積（ALD）プロセスの概要 |
| 図表41 |
AMATとASMの特許出願傾向（分析ツール：LENS.ORG、調査期間：2015/01/01～2022/11/20） |
| 図表42 |
AMATとASMの特許出願件数と規模の関係 |
| 図表43 |
ナノインプリントの主な方式の概要 |
| 図表44 |
大面積一括転写式とステップ＆リピート式の概要（ステップ＆リピートは、型ではなくウェハーを動かす方法もある） |
| 図表45 |
ナノインプリントの用途と主な装置メーカー |
| 図表46 |
ナノインプリントで傾斜した表面構造をつくるプロセス（Facebookの特許US10845596B2の図に追記して作成） |
| 図表47 |
ASMLのEUV露光装置とキヤノンのナノインプリント装置の構造比較（2社のHPを参考に作成） |
| 図表48 |
キヤノンの位置ずれ補正機構（JP5686779B2の図2に追記して作成） |
| 図表49 |
NANDフラッシュメモリの構造と原理（キオクシアHPを参考に作成） |
| 図表50 |
NANDフラッシュメモリ全体の構造（東芝の特許JP5651630B2の図に追記して作成） |
| 図表51 |
NANDフラッシュメモリのメモリセル領域の詳細（東芝の特許JP5651630B2の図に追記して作成） |
| 図表52 |
メモリセル領域の積層構造の良い例と悪い例のイメージ |
| 図表53 |
ナノインプリント関連企業リスト |
| 図表54 |
SiC半導体トップ企業4社の収益構造比較（各社の最新のAnnual Reportを元に作成） |
| 図表55 |
EVの内部構造の概略図とインバーターの位置 |
| 図表56 |
一般的なSiCウェハー製造工程と、Wolfspeed・インフィニオンの製造工程の比較 |
| 図表57 |
レーザーを利用したウェハーの切り分けに関するWolfspeedの出願（Google Patentsより） |
| 図表58 |
4社のCPC分類 H01L29/7813 （トレンチゲート電極をもつ、垂直方向に電流を流す半導体）の出願件数 |
| 図表59 |
CPC分類H01L29/7813におけるWolfspeedの出願件数の推移（LENS.ORGで分析） |
| 図表60 |
プレーナMOSFETとトレンチMOSFETの構造 |
| 図表61 |
一般的なトレンチMOSFETの構造とロームのトレンチMOSFETの構造比較（JP6061181B2の図に追記して作成） |
| 図表62 |
ロームの特許出願に記載されたトレンチMOSFETの構造（JP2019161200Aの図に追記して作成） |
| 図表63 |
SiCパワー半導体・関連企業の動向 |
| 図表64 |
1980～1999年のインテルの売上高と粗利の推移（立本ら, 2007の図に追記して作成） |
| 図表65 |
パソコンのマザーボードの外観（s100computers.comの写真に追記して作成） |
| 図表66 |
マザーボードの構造に関するインテルの特許出願の例（US5384692Aの図に追記して作成） |
| 図表67 |
1995年を基準としたパソコンのCPU・部品の平均価格変化率（立本,2007のグラフに追記して作成） |
| 図表68 |
クアルコムの売上高の推移（UCサンディエゴ資料のグラフに追記して作成） |
| 図表69 |
クアルコムの総売上とライセンス収益の推移（2000年、2010年の同社IR資料を元に作成） |
| 図表70 |
クアルコムの５Gスマートフォンのリファレンスデザインの例（AnandTech記事の写真に追記して作成） |
| 図表71 |
クアルコムの特許出願件数の推移（2000～2010年、LENS.ORGにより解析） |
| 図表72 |
クアルコムのビジネスモデル（クアルコムHPの図に追記して作成） |
| 図表73 |
半導体ビジネスの業態と代表的な企業の概要（第3章で示した図に追記） |
| 図表74 |
インテル、サムスン電子、TSMCの成長スピード比較（各社のIR資料を元に作成、為替レートは各年の平均値を https://www.exchangerates.org.uk/ で確認） |
| 図表75 |
インテルの収益構造の変化（インテルのAnnual Report 2020に追記して作成） |
| 図表76 |
クアルコムのQCTとQTL（ライセンス）の業績（クアルコムのFY22プレゼン資料より） |
| 図表77 |
クアルコムのQCT事業におけるカテゴリー毎の収益（クアルコムのFY22プレゼン資料に追記して作成） |
| 図表78 |
クアルコムのSnapdragon Rideのイメージ（クアルコムの2022年9月のプレゼン資料の図に追記して作成） |
| 図表79 |
GAA構造に関するインテルの資料（videocardz.comより） |
| 図表80 |
インテルの特許US11380684B2に記載されたGAAの2段構造（特許の図に追記して作成） |
| 図表81 |
3Dメモリに関するインテルの資料（videocardz.comより） |
| 図表82 |
インテルの三次元FeRAM構造（US10651182B2の図に追記して作成） |
| 図表83 |
第1章の概要 |
| 図表84 |
第2章の概要 |
| 図表85 |
第3章の概要 |
| 図表86 |
第4章の概要 |
| 図表87 |
第5章の概要 |
| 図表88 |
第6章の概要 |
業界の動向を知っておくために情報収集をしている
